企业官网建设流程全解析

建站宝盒下载,建设商场黄金网站,wordpress 付费主题 高级功能编辑器,网站开发与应用论文百度文库#x1f604;作者简介#xff1a; 小曾同学.com,一个致力于测试开发的博主⛽️#xff0c;主要职责#xff1a;测试开发、CI/CD 如果文章知识点有错误的地方#xff0c;还请大家指正#xff0c;让我们一起学习#xff0c;一起进步。 #x1f60a; 座右铭#xff1a;不…作者简介 小曾同学.com,一个致力于测试开发的博主⛽️主要职责测试开发、CI/CD如果文章知识点有错误的地方还请大家指正让我们一起学习一起进步。 座右铭不想当开发的测试不是一个好测试✌️。如果感觉博主的文章还不错的话还请点赞、收藏哦最近在架构师方面的书籍内容可真多有些基础遗忘了现在重新拾起。文章目录冯·诺伊曼结构工作原理冯·诺伊曼结构特点存储结构CacheCache 的映射与组织方式Cache一致性冯·诺伊曼结构冯·诺伊曼结构也称为普林斯顿结构是一种将程序指令存储器和数据存储器合并在一起的存储器结构。冯·诺伊曼结构明确将计算机划分为五个逻辑部分输入设备、输出设备、运算器、控制器、存储器。图片来源于希赛网部件功能补充运算器执行所有算术运算和逻辑运算的核心部件。1.累加寄存器AC通用寄存器为ALU提供一个工作区用于暂存数据; 2.数据缓冲寄存器DR写内存时暂存指令或数据;3. 状态条件寄存器PSW存状态标志与控制标志控制器指挥协调整个系统。它从内存取指令、译码、分析并发出控制信号驱动其他部件。1. 程序计数器PC存储下一条要执行指令的地址;2. 指令寄存器IR存储即将执行的指令;3. 指令译码器ID对指令中的操作码字段进行分析解释;4. 时序部件提供时序控制信号存储器存放程序和数据的记忆装置。可按地址访问。输入设备将外界信息程序和数据转换为计算机可识别的二进制形式并送入存储器。鼠标、键盘输出设备将计算机内部的二进制结果转换为人或其它设备可识别的形式。显示器注运算器和控制器在现代计算机中通常被集成在一块芯片上合称为中央处理器。工作原理冯·诺依曼结构如何运作的关键步骤取指令控制器根据程序计数器中的地址从存储器中读取一条指令。指令译码控制器分析该指令确定要执行什么操作操作码以及操作数在哪里地址码。取操作数根据地址码从存储器或寄存器中获取执行操作所需的数据。执行指令运算器在控制信号下对操作数进行指定的算术或逻辑运算。存储结果将运算结果写回存储器或指定的寄存器。更新程序计数器为取下一条指令做好准备通常是PC1除非遇到跳转指令。在文章最初有提到冯·诺伊曼结构是一种将程序指令存储器和数据存储器合并在一起的存储器结构。冯·诺伊曼结构特点用于PC处理器如I3、I5、I7 处理器指令与数据存储器合并在一起指令与数据都通过相同的数据总线传输不得不提另一种结构——哈弗结构哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。哈佛结构是一种并行体系结构它的主要特点是将程序和数据存储在不同的存储空间中即程序存储器和数据存储器是两个独立的存储器每个存储器独立编址、独立访问。特点如下一般用于嵌入式系统处理器DSP数字信号处理 DSP,Digital Signal Processing指令与数据分开存储可以并行读取有较高数据的吞吐率有4条总线指令和数据的数据总线与地址总线试题计算机执行程序时在一个指令周期的过程中为了能够从内存中读指令操作首先是将程序计算器PC的内容送到地址总线上。存储结构存储系统是通过层次化存储结构包含以下内容外存辅存硬盘、光盘、U盘等内存主存通常是DRAM存储器动态Cache按内容存取相联存储器解决存储与速度不匹配的问题。CPU寄存器容量小速度快容量越小速度越快试题计算机采用分级存储体系的主要目的是为了解决存储的容量、价格和速度之间的矛盾。CacheCache 是高速缓冲存储器简称缓存。是用来解决CPU与主存之间速度容量不匹配的问题这个问题也是冯诺伊曼瓶颈。在CPU和主存之间加上Cache 能够提高 CPU 数据输入输出的速率。核心目标让CPU尽可能快地拿到它需要的数据和指令从而减少甚至避免CPU因等待慢速的主存而“空转”的时间。Cache是除了寄存器外访问速度最快的层次。Cache 对程序员是透明的程序员无法操作CaChe。使用Cache 改善系统性能的依据是程序的局部性原理即计算机程序在短时间内倾向于访问一小部分集中的内存区域。时间局部性如果一个内存位置被访问那么它在不久的将来很可能再次被访问。例子循环变量i在循环中被反复读写。空间局部性如果一个内存位置被访问那么它附近的内存位置也很有可能在不久后被访问。例子顺序执行程序指令、顺序访问数组元素。基于此Cache的策略是当CPU需要某个数据时不仅把这个数据从慢速内存取到快速Cache还会把其周围的一整块数据称为一个“Cache行”都取过来。这样当CPU接下来需要相邻数据时就能直接从Cache中命中无需访问主存。Cache 的映射与组织方式主存中的一个数据块到底可以放在Cache的哪个位置主要有三种方式直接映射主存块只能放在Cache中唯一的一个特定位置。简单但容易冲突。全相联映射主存块可以放在Cache中的任意位置。灵活但查找电路复杂、成本高。组相联映射最常用将Cache分成若干组每组有多个行。主存块可以映射到特定组内的任意一行。这是直接映射和全相联的折中方案如“8路组相联”。Cache一致性在多核系统中每个核心有自己的私有缓存L1 L2。如果核心A修改了自己缓存中的数据如何保证核心B不会读到旧的、过时的数据这就是缓存一致性问题由硬件实现的缓存一致性协议如MESI协议来解决。该协议通过维护缓存行的状态Modified Exclusive Shared Invalid来确保所有核心看到的内存视图是一致的。何时葡萄先熟透你要静候再静候。何时功成与名就你要静心再静心。辞家千里又千里务必争气再争气。