企业官网建设流程全解析

建设厅官方网站新资质标准,网站提示域名解析错误怎么办,今天的新闻热点,网页链接的视频怎么下载一、why FPGA 1.FPGA可以自定义数据类型 2.FPGA可以自定义数据路径#xff0c;dataflow or pipeline 3.有效的memory访问#xff0c;可以random access,FIFO,stack 4.parallelism并行化没有限制二、FPGA开发趋于简单化 1.可以使用c/c/system c,opencl,python来开发FPGA 2.ten…一、why FPGA1.FPGA可以自定义数据类型2.FPGA可以自定义数据路径dataflow or pipeline3.有效的memory访问可以random access,FIFO,stack4.parallelism并行化没有限制二、FPGA开发趋于简单化1.可以使用c/c/system c,opencl,python来开发FPGA2.tenssorflow三、HLS代码结构1.top-level函数定义2.interface接口定义3.dataflow the processing4.internal streaming variable变量声明5.synchronize to start of frame帧同步开始6.covert from axi stream to xf::Mat四、HLS让FPGA开发变得简单五、并行化并行化有两种1.data-level parallesim2.task-level parallelism3.Instruction(operator) level parallelsim在HLS设计中需要考虑的data-level和task-level的并行化不需要考虑指令或者操作的并行化指令和操作的并行化是HLS帮我们做了。六、CPU和FPGA1.cpu使用得地址空间都是虚拟的地址空间2.FPGA使用的地址空间都是physical address space七、组合逻辑 时序逻辑模型设计1.单个组合逻辑时序逻辑设计模型void comb_sequential_top(ap_uint32 in1,ap_uint32 in2,ap_uint32 *out){#pragma HLS INTERFACE ap_ctrl_none portreturn#pragma HLS INTERFACE ap_none portin1#pragma HLS INTERFACE ap_none portin2#pragma HLS INTERFACE ap_none portoutstatic int L;//flip-flop*out in1 * L;//read current-LL in2 L;//assign next-L}2.多个组合逻辑时序逻辑模型void sub1_func(ap_uint32 in1,ap_uint32 in2,ap_uint32 *out){#pragma HLS INLINE offstatic int L;//flip-flop*out in1 * L;//read current-LL in2 L;//assign next-L}void sub2_func(ap_uint32 in1,ap_uint32 in2,ap_uint32 *out){#pragma HLS INLINE offstatic int L;//flip-flop*out in1 * L;//read current-LL in2 L;//assign next-L}void comb_sequential_top(ap_uint32 in1,ap_uint32 *out){#pragma HLS INTERFACE ap_ctrl_none portreturn#pragma HLS INTERFACE ap_none portin1#pragma HLS INTERFACE ap_none portoutap_uint32 tmp1;ap_uint32 tmp2;sub1_func(in1,tmp2,tmp1);sub2_func(tmp1,tmp1,tmp2);*out tmp2;}上述这个代码综合设计发现综合的rtl代码并没有实现两次组合逻辑时序逻辑模块为什么templateint Nvoid sub1_func(ap_uint32 in1,ap_uint32 in2,ap_uint32 *out){#pragma HLS INLINE offstatic int L;//flip-flop*out in1 * L;//read current-LL in2 L;//assign next-L}templateint Nvoid sub2_func(ap_uint32 in1,ap_uint32 in2,ap_uint32 *out){#pragma HLS INLINE offstatic int L;//flip-flop*out in1 * L;//read current-LL in2 L;//assign next-L}void comb_sequential_top(ap_uint32 in1,ap_uint32 *out){#pragma HLS INTERFACE ap_ctrl_none portreturn#pragma HLS INTERFACE ap_none portin1#pragma HLS INTERFACE ap_none portoutap_uint32 tmp1;ap_uint32 tmp2;sub1_func1(in1,tmp2,tmp1);sub1_func2(tmp1,tmp1,tmp2);*out tmp2;}使用模板函数好像实现的功能也不太对这个后续专门对这块设计进行说明3.two-modulevoid comb_sequential_top(ap_uint32 in1,ap_uint32 *out){#pragma HLS INTERFACE ap_ctrl_none portreturn#pragma HLS INTERFACE ap_none portin1#pragma HLS INTERFACE ap_none portoutap_uint32 tmp1;ap_uint32 tmp2;sub1_func(in1,in1,tmp1);sub1_func(tmp1,tmp1,tmp2);*out tmp2;}